

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 61-157160

(43)Date of publication of application : 16.07.1986

(51)Int.Cl.

H04N 1/40

G06F 15/62

H04N 1/40

(21)Application number : 59-276478

(71)Applicant : CANON INC

(22)Date of filing : 28.12.1984


(72)Inventor : MITA YOSHINOBU
KAWAMURA NAOTO
NISHIGAKI YUJI
IDEI KATSUTO

(54) PICTURE PROCESSING DEVICE

(57)Abstract:

PURPOSE: To reproduce a picture with a high quality and in a high definition by executing the folding up after input picture data corresponding to an equal kernel factor are added beforehand when the factor of the kernel to fold up is equal concerning two rows or above, in the facsimile equipment, etc.

CONSTITUTION: When an attention picture element of the picture processing is A, a certain coefficient-fold value of an attention picture and an edge detection is added by an adder 7, and the attention picture element is emphasized by an edge. In a multiplier 4, an edge emphasizing part output executes the multiplying determined by an S4 and in a multiplier 4, a smoothing processing part output executes the multiplying determined by an S3, the output of multipliers 4 and 8 is mutually added by an adder 9, and this goes to be a picture processing output. When the attention picture element is (n)th line, the factor of the kernel of a (n-2) line and a (n+2) line is equal, and also, the factor of the kernel of a (n+1) line and a (n+2) line is equal. Therefore, picture data adds a (n-2)th line and a (n-1)th with the adder and thereafter, the primary differential processing is executed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑫ 公開特許公報(A)

昭61-157160

⑬ Int. Cl.⁴

識別記号

庁内整理番号

⑭ 公開 昭和61年(1986)7月16日

H 04 N 1/40
G 06 F 15/62
H 04 N 1/40

1 0 1

D-7136-5C
6619-5B
Z-7136-5C

審査請求 未請求 発明の数 1 (全22頁)

⑮ 発明の名称 画像処理装置

⑯ 特 願 昭59-276478

⑰ 出 願 昭59(1984)12月28日

⑱ 発 明 者	三 田	良 信	東京都大田区下丸子3丁目30番2号	キヤノン株式会社内
⑱ 発 明 者	河 村	尚 登	東京都大田区下丸子3丁目30番2号	キヤノン株式会社内
⑱ 発 明 者	西 垣	有 二	東京都大田区下丸子3丁目30番2号	キヤノン株式会社内
⑱ 発 明 者	出 井	克 人	東京都大田区下丸子3丁目30番2号	キヤノン株式会社内
⑲ 出 願 人	キヤノン株式会社		東京都大田区下丸子3丁目30番2号	
⑳ 代 理 人	弁理士 丸島 儀一			

明 細 書

1. 発明の名称

画像処理装置

2. 特許請求の範囲

2次元の入力画像データに対してたたみ込みを行うことにより注目画素の出力画像データを得る画像処理装置において、前記たたみ込みを行うカーネルが2行以上についてその要素が等しいとき、前記等しいカーネルの要素に対応する入力画像データを予め加算した後にたたみ込みを行うことを特徴とする画像処理装置。

3. 発明の詳細な説明

<技術分野>

本発明は画像を電気信号として扱うデジタル複写装置、フアクシミリ装置等の画像処理装置に関する。

<従来技術>

一般にCCDセンサー等により画像をサンプリングし、デジタル化したデータをレーザ・ビーム・プリンター等のデジタル・プリンターから出力し画像を再現する。所謂、デジタル複写装置はデジタル機器の発展により、従来のアナログ複写装置に代わり広く普及しつつある。かかるデジタル複写装置は中間調画像を再現するため、デイザ法や濃度パターン法により階調再現を行うのが普通である。しかしながらかかる方法に於ては以下の2点の大きな問題点があった。

- (1) 原稿が網点画像の場合、複写された画像に原稿には無い周期的な縞模様が出る。
- (2) 原稿に線画・文字等が入っている場合に

は、ディザ処理によりエッジが切れざれになり画質が低下する。

(1) の現象はモアレ現象と呼ばれその発生原因は、

A) 網点原稿と入力サンプリングによるモアレ

B) 網点原稿とディザ閾値マトリックスによるモアレ

等が考えられる。A) の現象は、網点原稿の網点ピッチ P_0 (mm) から決まる網点周波数 $f_0 (= \frac{1}{P_0})$ (PEL/mm) の n 倍高周波 nf_0 (PEL/mm) と、入力センサー・ピッチ P_s (mm) から求まる入力サンプリング周波数 $f_s (= \frac{1}{P_s})$ (PEL/mm) とから

$$\Delta f = |f_s - nf_0| \quad (\text{PEL/mm})$$

----- (1)

なるビート周波数が生じそれがモアレとなる。

(B) の現象は、一般にディザの閾値が、falling 型等のドット集中型で配列されている時、出力画像も類似的な網点構造をして

No 10, October 1976 P 985 に示される、Paul G. Roetting の提唱する ARIES は、2 値化の前後で濃度の平均値を比較し、等しくなる様に、閾値にフィード・バックをかけているが、かかる方法は、ハード化が複雑で、且つモアレ除去の効果が十分でない。

一方画像電子学会予稿 83-3 P 13 “文字・写真画在画像の網点化” 高島他に見られる再網点化法は、網点画像をボカシ（又は周辺画素での平均化）により、ディザパターンで再網点化するためモアレは除去され、粒状性のノイズも少い。

しかしボカシ（又は周辺画素との平均化）により解像度の低下をまぬがれない。即ちモアレを除去しようとするれば解像度が低下し、解像度を保とうとするればモアレは除去されない。従って網点画像領域だけをあらかじめ抽出し、その部分だけにかかる手法を適用する事が必須となる。このため所謂像域分離技術が必要となる。

おり、これが入力網点原稿との間にビートを生じモアレ現象を呈する。ディザ閾値の繰り返し周期ピッチを記録紙上で P_D (mm) とすると空間周波数では $f_D = 1/P_D$ (PEL/mm) となり、ビート周波数としては、

$$\Delta f = |f_0 - f_D| \quad (\text{PEL/mm})$$

----- (2)

が最も顕著に現われる。

上記 2 つのモアレ現象で最も強く生じるのは (B) の方である。これは (A) の現象では一般に網点原稿の n 倍高周波の n として $n = 3 \sim 6$ 位であり、センサーへ送く光学系等の伝達周波数 (MTF) 等が、その周波数でかなり低下するため、モアレ縞のコントラストも低い。

かかる原因によって生じるモアレ現象は出力画像の品位を著しく低下させる。このため昔から種々の対策・検討がなされてきた。例えばランダム・ディザ法による方法はモアレは除去出来るが砂目状の粒状性が出て、画質劣化を生ず。J. Opt. Soc. Am., Vol. 66,

この像域分離技術は、現状のレベルでは精度が高く、高速な手法----特にハード・ウェア化に向いた方法----は得がたく簡便手法を実現しがたい。且つ仮に像域分離技術が得られたとしても、かかる手法では画像内の高周波成分まで平均化・平滑化されてしまい十分満足とは言えない。

一方 (2) の問題に関しては、原稿の文字・線画が、ディザ処理を施す事により細断化され、特にエッジ部が切れざれになるため印字品質が低下する。この現象はディザ・パターンが前述の Falling 型等のドット集中型に於て特に顕著である。

< 目的 >

本発明の目的は以上説明した 2 つの欠点を除去し、高品位に且つ高精細に画像を再現出来る画像処理装置を提供することにある。即ち本発明に於ては、網点原稿時生じるモアレ現象を除去し、文字・線画に対しては切れざれに細断化される事を防止し、且つ画像像の高域成分の低

下を訪ぐ事が出来たものである。又、更にはかかる手法を簡単な回路構成で実現出来安価に提供しうる物である。

<実施例>

(基本構成) 第1図～第8図

本実施例の画像処理装置の基本構成を第1図に示す。本画像処理装置は、エッジ検出器a、エッジ強調器b、スムージング器c、混合器dから構成される。エッジ検出器aでは、後述の様に文字、線画、画像のエッジを検出し、網点画像の網点はエッジとして検出しない空間周波数特性を持たせている。エッジ強調器bでは、原画像または、原画像とエッジをある比率で混合したエッジ強調画像信号を出力する。スムージング器cでは画像の平滑化をおこなう。混合器dでは、エッジ検出器の信号に応じて、エッジ強調画像と、スムージング画像との混合比を変えて出力する。このようにして網点画像の網点は非エッジ領域と判定し、スムージングをおこなうことにより平均化しモアレを防止する。

また、文字、線画、画像のエッジはエッジ領域と判定し、エッジ強調することにより、文字の網点化、画像の鮮鋭度の低下を防止する。さらにエッジ領域と非エッジ領域とを連続的につないでいるので境界でのテクスチャー変化が出ない。

次に本実施例の原理について周波数特性から説明する。先ず原稿の網点画像のスクリーン線数は、通常白黒で120線から150線、カラーで133線から175線である。そしてモアレが生じやすいのはスクリーン角が0度か45度のときである。またライン読取時の主走査方向網点ピッチは、45度のときが最大で空間周波数が低く、0度のときが最小で空間周波数は高い。スクリーン角が0度と45度のときの空間周波数を求めると表1のようになる。



表 1

スクリーン線数	空間周波数	
	0 度	45 度
120線	4.724 1/mm	3.341 1/mm
133線	5.236	3.703
150線	5.906	4.176
175線	6.89	4.872

このような網点画像の周波数特性は第2図aのように基本周波数とその高周波にピークをもつ。また文字画像、連続調写真画像の周波数特性はそれぞれ、第2図b、cのようになる。このような文字、写真、網点の混合画像に対して、本実施例のエッジ検出器、エッジ強調器、スムージング器の空間フィルターは次のような条件をみたす周波数特性にする。

条件1. エッジ検出器の空間フィルターのピーク周波数は、網点画像の第1次高周波周波数より低周波にする。

条件2. エッジ強調器の空間フィルターのピーク周波数は、エッジ検出器の空間フィルターのピーク周波数より高周波にする。

条件3. スムージング器の空間フィルターの周波数特性は、網点画像の第1次高周波周波数で充分低下させる。また出力のディザの周波数に対応する周波数で充分低下させる。

エッジ検出のための空間フィルターには種々のものがあるが、ハード回路の規模に影響を与

えるマトリックスサイズを一定にすると、1次微分フィルターの方が2次微分フィルターより低周波にピークをもつ。ただし2次微分フィルターは方向性をもたないが、1次微分フィルターは方向性があり、少なくとも2方向の傾きの2乗の和の平方根、あるいはその近似式として、少なくとも2方向の傾きの絶対値の和、あるいは少なくとも2方向の傾きの絶対値の最大値などをとる必要がある。また、1次微分の方が2次微分よりも点状ノイズに強い。以上のようにエッジ検出器aの空間フィルターとしては1次微分フィルターの方がよい。

又、エッジ強調器bの空間フィルターとしては、方向性がなく、より高周波にピークをもつ2次微分フィルターの方が1次微分フィルターよりも優れている。

以上のような各種空間フィルターの周波数特性の関係を簡単のため1次元の高速フーリエ変換(FFT)で計算した結果を示す。例として入力系の読取りサンプリング間隔が $1/16$

mm、出力系が 16 dots/mm で 4×4 のディザーマトリックスを用いた場合について計算する。ディザパターンの周期は空間周波数に直すと $4\text{ }1/\text{mm}$ である。また $1/16\text{ mm}$ サンプリングの読取りではサンプリング定理により $8\text{ }1/\text{mm}$ の周波数までしか検出できない。

マトリックスサイズが 5×5 の場合、2次微分フィルター $(-1, 0, 2, 0, -1)$ の1次元FFTを第3図に、1次微分フィルター $(-1, 0, 0, 0, 1)$ の1次元FFTを第4図に、別の1次元微分フィルター $(-1, -1, 0, 1, 1)$ の1次元FFTを第5図に示す。

それぞれピークの位置は $4\text{ }1/\text{mm}$ 、 $2\text{ }1/\text{mm}$ 、 $2.5\text{ }1/\text{mm}$ である。これを表1の網点画像の空間周波数と比べると、1次微分フィルターでは表1のすべての線数に対して条件1を満たしているが2次微分フィルターでは、120線、133線の 45° で条件1を

満足できず、網点をエッジと検出してしまう。2種類の1次微分フィルターを比較すると、パルス幅を大きくした $(-1, -1, 0, 1, 1)$ の方が優れている。なぜならパルス幅を大きくした方が2番目のピークの強度が小さくなり、またパルス幅を大きくした方がエッジ領域(この領域にエッジ強調をかける)を幅広く検出できるからである。エッジ検出を1次微分フィルター $(-1, -1, 0, 1, 1)$ にし、エッジ強調を2次微分フィルター $(-1, 0, 2, 0, -1)$ にすれば、それぞれのピーク周波数は $2.5\text{ }1/\text{mm}$ 、 $4\text{ }1/\text{mm}$ で条件2を満たしている。すなわちエッジ検出により幅広くエッジ強調をおこなう領域を抽出し、エッジ強調ではエッジがシャープに出る空間フィルターを使用するのである。

次に 5×5 のスムージングフィルター $(1, 1, 1, 1, 1)$ の1次元FFTを第6図に示す。 $120\text{線 } 45^\circ$ 以上の網点画像の基本周波数、 $3.34\text{ }1/\text{mm}$ 以上で強度が小さく

なっている。また 4×4 にディザーマトリックスのピッチ、 $4\text{ }1/\text{mm}$ で強度が充分小さくなっていて条件3を満足している。

本実施例はエッジ検出器、エッジ強調器、スムージング器に前述の条件1~3のような周波数特性の空間フィルターを用いることにより、画像の平坦部と網点画像は非エッジ領域と判定しスムージングで平均化し、文字、線画、画像のエッジ部はエッジ領域と判定し、エッジ強調する。またエッジ領域と非エッジ領域との境界は混合器での混合比をエッジ検出器の信号に応じて変えることにより連続的につなぐ。以上により網点画像でのモアレを防止し、文字の網点化と画像の鮮鋭度の低下を防ぎ、エッジ領域と非エッジ領域との不連続なテクスチャーの変化を生じない。また空間フィルターのマトリックスサイズも大きなものを必要としないので、ハード回路の規模を小さくでき、LSI化にも有利である。

第7図は本発明の実施例を示すブロック図

で、S1は入力画像信号、1は入力画像信号S1の1次微分値の絶対値を検出する微分値検出部で第1図aに対応する。S2は微分値検出部1の出力につながれた微分信号、2は微分信号S2から制御信号S3とS4をつくる制御信号発生器、S3は制御信号発生器2の出力で制御信号、S4はやはり制御信号発生器2の出力で制御信号S3とは相補性の制御信号、3は入力画像信号S1を平滑化する平滑化処理部で第1図Cに対応する。S6は平滑化処理部3によって平滑化された平滑化画像信号、4は平滑化画像信号S6と制御信号S3との算術積をとる掛け算器、S7は掛け算器4の出力、5は入力画像信号S1のエッジ部を強調するエッジ強調部、S8はエッジ強調部5のエッジ信号、S9は外部から与えられる定数、6はエッジ信号S8と定数S9との算術積をとる掛け算器、S10は掛け算器6から出力されるエッジ信号、7はエッジ信号S10と入力画像信号S1との算術和をとる加算器で、エッジ強調部5、

エッジ強調される。混合部305においては、エッジ強調部302の出力と平滑化処理3の出力を適当な比率で混合する回路部で、前段の制御信号発生部2に入力される微分値検出部1の出力に応じ、S3、S4が出力される。後述する様にS3、S4は相補性の制御信号であるが、必ずしも限定されない。S3、S4は制御信号S5により、自由にその特性を選択し設定することができる。掛け算器8においてエッジ強調部出力はS4によって決められた乗算を行い、掛け算器4において平滑化処理部出力はS3によって決定される乗算を行い、掛け算器4、8の出力は加算器9によって互に加算され、これが画像処理出力となる。

掛け算器6、加算器7で第1図のエッジ強調器bを構成する。

S11は加算器7の出力であるところのエッジ強調画像信号、8はエッジ強調画像信号S11と制御信号S4との算術積をとる掛け算器、S12は掛け算器8の出力、9は出力S7と出力S12の算術和をとる加算器、S13は加算器9の出力で処理画像信号である。ここで掛け算器4、8及び加算器9は第1図の混合器dを構成している。

ここでエッジ強調器bに対応するエッジ強調部302においては、エッジ量（エッジディテクト）検出部5の出力と前述した制御信号S9との乗算を掛け算器6で行う。掛け算器6はROM等で構成でき、制御信号S9は乗算係数そのものでなく、コード化された信号でもかまわない事はいうまでもない。

画像処理の注目する画素をAとした時に、加算器7により、注目画素とエッジディテクトのある係数倍された値が加算され注目画素はエッ

第7図のブロック図はまた次式をもって表現することができる。

まず微分値検出部1及び制御信号発生器2は以下の式1の如き演算を行う。

$$E = f \left(\begin{bmatrix} 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 0 & 0 & 0 & 0 & 0 \\ -1 & -1 & -1 & -1 & -1 \\ -1 & -1 & -1 & -1 & -1 \end{bmatrix} \cdot I \right) + \begin{bmatrix} 1 & 1 & 0 & -1 & -1 \\ 1 & 1 & 0 & -1 & -1 \\ 1 & 1 & 0 & -1 & -1 \\ 1 & 1 & 0 & -1 & -1 \\ 1 & 1 & 0 & -1 & -1 \end{bmatrix} \cdot I \quad \text{--- (式1)}$$

ここでIは入力画像データ、Eは制御信号S4である。5は制御信号S4を最大値1に規格化する規格化関数である。

加算器7からは以下の如き出力が得られる。

$$G = I + k_1 \begin{bmatrix} 0 & 0 & -1 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 \\ -1 & 0 & 4 & 0 & -1 \\ 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & -1 & 0 & 0 \end{bmatrix} \cdot I \quad \text{--- (式2)}$$

Gは加算器7の出力、k1は定数信号S9の定数である。そして平滑化処理部3からは以下の如き出力が得られる。

$$H = \begin{bmatrix} 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \end{bmatrix} \cdot I \quad \text{---- (式3)}$$

Hは平滑化処理部3の出力である。従って、加算器9の出力S13の値Oulは以下の加式2によって表わせる。

$$O = E \cdot \left(I + k_1 \cdot \begin{bmatrix} 00-100 \\ 00000 \\ -1040-1 \\ 00000 \\ 00-100 \end{bmatrix} \cdot I \right) + (1-E) \cdot \begin{bmatrix} 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \end{bmatrix} \cdot I \quad \text{---- (式4)}$$

上式に示す()内は画像信号Iとコンボリューションをとるカーネルである。カーネル本1～本4は種々の変形が考えられ、その一例を表2に示す。

*1

1	1	1	1	0
1	1	1	0	-1
1	1	0	-1	-1
1	0	-1	-1	-1
0	-1	-1	-1	-1

*2

0	1	1	1	1
-1	0	1	1	1
-1	-1	0	1	1
-1	-1	-1	0	1
-1	-1	-1	-1	0

*3

-1	0	0	0	-1
0	0	0	0	0
0	0	4	0	0
0	0	0	0	0
-1	0	0	0	-1

*4

1	1	1	1	1
1	2	2	2	1
1	2	3	2	1
1	2	2	2	1
1	1	1	1	1

表 2



第8図は制御信号発生部2のもつ関数fの特性の例である。

$$E = f(x) \quad \text{において}$$

$$E = 0 \quad \text{for} \quad 0 \leq x < 0.2$$

$$E = 1.67x - 0.33$$

$$\text{for} \quad 0.2 \leq x < 0.8$$

$$E = 1 \quad \text{for} \quad 0.8 \leq x \leq 1$$

である。ただし入出力信号とも0～1に規格化して説明する。

第9図及び第10図は1次微分によるエッジ検出部1(以降微分値検出部と呼ぶ)の動作を説明する図で、主走査1次元にて示している。

すでに説明しているように微分値検出部1は一種の帯域通過型フィルタとなっているので、第9図に示す高い周波数成分をもつ副点画像のような入力画像信号S1はカーネル(-1, -1, 0, 1, 1)で主走査方向にたたみ込みを行うとその出力信号S2は0.1～0.2といった小さな値となる。

一方、比較的低周波の入力画像信号の場合

(例えば文字の縦線等)には、第10図に示す如く、同様のたたみ込みにより、出力信号S2は大きな値をとる。

ここでガンマ変換を行う制御信号発生部2は第8図に示すように微分信号S2が0.2より小の場合は制御信号S3を1にし、制御信号S4を0にする。また微分信号S2が0.8より大きい場合は制御信号S3を0にし、制御信号S4を1にする。さらに微分信号S2が0.2～0.8の間においては第2図に示すように常に制御信号S3と制御信号S4の和が1になるように微分信号S2に応じて変化する。

一方入力画像信号S1は微分値検出部1の入力に接続されていると共に平滑化処理部3とエッジ検出部5の入力にも同時に接続されている。

第11図は平滑化処理部3の動作を示しており、説明のために主走査方向の一次元の例を示している。この場合カーネルは(1, 1, 1, 1, 1)で内容がすべて1であり5画素の平均を出力するよう構成されているローパスフィル

タになっており、入力画像信号S1は平滑化画像信号S6のようになる。

また第12図はエッジ強調部5の動作を示しており、やはり説明のために主走査方向の一次元を示している。カーネルは $(-1, 0, 2, 0, -1)$ であり良く知られた2次微分のエッジ検出特性を有し、出力S8は平坦部で0、エッジ部で正・負のピークをもつ。

さらにエッジ信号S8はかけ算器6により定数S9倍され、加算器7によって画像入力信号S1と加算され、エッジ強調信号S11となる。尚、図示されていないが入力画像信号S1に対してエッジ信号S10は少々遅れるので加算器7の入力であるエッジ信号S10と入力画像信号S1とのタイミングをとるための遅延回路が実際には設けられる。

ところで微分値検出部1の出力が大きい、即ちエッジ部では制御信号S3は小さく、S4は大きい。逆に微分信号S2が小さい場合はS3が大きくS4が小さい。また第8図で述べたよ

うにS3とS4は常にその和が1になるようにガンマ変換されている。従ってかけ算器4と8の出力の和は微分信号S2が大のときエッジ強調信号S11の成分が多く、S2が小のとき平滑化信号S6の成分が多くなる機能御される。

第13図はこの様子を示しており、微分信号S2は入力画像信号S1のうち周期の短い振動(網点周期に相当する)を除く部分でのエッジを検出していることを示している。

制御信号S4は微分信号S2のガンマ変換したものであって第13図に示される信号S2の4つの山以外を0にしている。S3は当然 $1 - S4$ である。さらに第13図は平滑化信号S6とエッジ強調信号S11も示している。第13図において処理信号S13はS6とS11をS3とS4の比率で加えた網点部分を平滑化しエッジ部のみ強調した信号である。

次に第7図の各ブロックについて詳細に説明する。

(微分値検出部1)

第14図は微分値検出部1の詳細回路図である。

微分値検出部1には第20図の5ラインバッファ301の出力が入力される。

図において308は一次微分器であり、その出力306-aは、データ部306-cと、正負を示すサイン部306-bとに分けられ、サイン部306-bは、セレクト308のセレクト信号に入力され、インバータ307によって+、-反転したデータか306-cのデータのいずれかをセレクトする事によってデータの絶対値308-aが得られる。同様にして1次微分器312の出力の絶対値がセレクト311より出力され、加算器309により308-aと311-aが加算され、2方向の一次微分値の和が加算器309より出力される。

次に第14図の1次微分器308、312を詳細に示したブロック図を第15図に示す。

まず、この1次微分回路の基本動作を説明す

るために第15図中のブロックXについて説明する。

まず第15図中のすべてのシフトレジスタは図中に示さない画像転送クロックに同期してシフトされる。説明を簡単にするために乗算器243~247のすべての乗算係数を1とする。タイミングチャート第16図により $t-3$ におけるシフトレジスタ230の出力は $S_{n,m-1} + S_{n,m-2}$ であり、 $t-2$ におけるシフトレジスタ231の出力は S_n 、 $m + S_{n,m-1} + S_{n,m-2}$ であり、 $t-1$ におけるシフトレジスタ232の出力は $S_{n,m+1} + S_{n,m} + S_{n,m-1} + S_{n,m-2}$ で、 $t0$ における加算器260の出力は $S_{n,m+2} + S_{n,m+1} + S_{n,m} + S_{n,m-1} + S_{n,m-2}$ である。このようにして主走査方向5画素の加算値をブロックXにて計算する。ここで、乗算器243~247の乗算係数を a, b, c, d, e に設定することにより加算器260の出力は、 $e \cdot S_{n,m+2} + d \cdot$

$S_{n, m+1} + c \cdot S_{n, m+b} \cdot S_{n, m-1} + a \cdot S_{n, m-2}$ となる。

同様にしてシフトレジスタ223以降の回路と、シフトレジスタ233以降の回路が動作する事もわかる。

ところで、求める1次微分が式1の本1、本2の様な場合に、注目画素がnライン目の場合に、 $n-2$ ラインと $n-1$ ラインのカーネルの要素は等しく、又 $n+1$ ラインと $n+2$ ラインのカーネルの要素も等しい。故に画像データは $n-2$ ライン目と $n-1$ ライン目を加算器231で加算してから式1本1、本2の様な1次微分処理を行う事によって回路規模を1/2に縮小できる。又、 $n+1$ ライン目、 $n+2$ ライン目についても同様である。この様にして加算器400において5ライン分のカーネルに応じた加算値を得る事ができる。

さらに詳細に述べれば、従来の回路構成においては第28図の一次微分を行なう場合、($n-2$)番目の1ライン分の加算回路と($n-$

路をそのまま使う事もできるが、第32図の様に構成できる。

又、238~252に示すような乗算器はその乗算値が1 or -1 or 0の様に単純な場合には、第17図に示すように、インバータ291とセレクタ292によって簡単に構成でき図中SLによって1 or -1の切換えを行い、CLによって0にする事ができる。

又式1のカーネル本1の1次微分を求めるには、乗算器238~242の乗算係数を1とし、乗算器243~247の乗算係数を0とし、乗算器248~252の乗算係数を-1とする。

式1のカーネル本2の1次微分を求めるには、乗算器242、238、239、240、241の乗算係数を1、1、0、-1、-1とし、乗算器243~247の乗算係数を1、1、0、-1、-1とし、乗算器248~252の乗算係数を1、1、0、-1、-1とする。

又、表2の本1、本2の様な1次微分を算出

1)番目の1ライン分の加算回路を、それぞれ別に持ち、又、($n+1$)番目の1ライン分の加算回路と($n+2$)番目の1ライン分の加算回路が必要となる。

ブロックXは、1ライン分の加算回路の1例である。

第29図で図示される1次微分器は、従来の回路構成である。本実施例では第30図のような構成をとる事によって、ブロックXを減少させ回路規模3/5程度にしている。

一方、第29図に示す回路構成はブロックX内の乗算器の係数設定次第で1次微分器のほか、エッジディテクション回路、平滑回路として、そのまま適用できるが、例えば式3のような平滑化を得るためには、第31図のように5ライン分のデータを加算した後に、1つだけのブロックXを用い、簡単な回路構成を用い平滑化出力を得ることができる。

又、第4の本3、表2の本3に示すようなエッジディテクションを得るには、第29図の回

する回路構成は第18図により実現できるが、第15図と動作原理は同じであるので乗算器への係数の与え方は省略する。

(エッジ強調部5)

次にエッジ検出部5を示したのが第19図である。

第7図に示す入力画像信号S1は第20図に示すように、イメージデータの連続する5ライン分のデータより成り、5ラインバッファ301に入力された入力画像データは5ラインバッファにて、たくわえられた後に5ライン分同時に、出力され図示していない画像転送クロックに同期して、イメージデータの主走査方向に1画素づつ出力される。

また第21図に示す様にイメージエリアの注目領域Sをさらに拡大して注目する画素データを $S_{n, m}$ とした時の周辺の画像データについて考える。第19図のエッジ検出部5には、入力画像データS1のうち $n-2$ ライン目、 n 、 $n+2$ ライン目の3ライン分の画像データを

入力し、画像処理の注目画素を $S_{n,m}$ とする。

図中201~211は1ビットのシフトレジスタである。画像データS1は、シフトレジスタ201~203, 204~208, 209~211によって、図示していない画像転送クロックに同期してシフトされる。このタイミングチャートが第22図である。第22図において、あるタイミングTにおけるシフトレジスタの出力を第19図中に()で囲んで示す。

加算器213はシフトレジスタ203, 204, 208, 211の出力データ $S_{n-2,m}$, $S_{n,m-2}$, $S_{n,m+2}$, $S_{n+2,m}$ を加算し、加算されたデータは乗算器214で-1倍される。注目画素 $S_{n,m}$ はシフトレジスタ206から出力され、乗算器212で4倍され、加算器215で加算されて加算器215からは、前記式2、第7図に示されるようなエッジディテクト信号 $G \cdot S_{11}$ が出力される。

尚、 $n-2$ ライン目と $n+2$ ライン目のカーネル要素は同じなのでシフトレジスタ209~

時に加算器280からは第24図に示す如く $S_{n,m+2} + S_{n,m+1} + S_{n,m} + S_{n,m-1} + S_{n,m-2}$ が出力される($S_{n,j} = S_{n-2,j} + S_{n-1,j} + S_{n,j} + S_{n+1,j} + S_{n+2,j}$)。

こうして注目画素を $S_{n,m}$ とする時に式2の本3に示される画素合計が加算器280より出力され除算器281により合計画素数で、割って平滑化データが得られる。又、第25図に示すような重みづけをした平滑化をする回路が第26図である。動作タイミング等は第23図と同じであるが、第26図では乗算器351~355により各ラインに重みづけし、又各列にも乗算器356~360により重みづけすることによって第25図の如き平滑化を行う。

この平滑化処理部では画像固走査方向にその加算値をすべて加え合せてから画像主走査方向に加算しているので回路規模が小さくできる。

(他の実施例)

本実施例においては微分値検出部、平滑化処

理部211を省き、 $n-2$ ライン目と $n+2$ ライン目の出力を加算した後、シフトレジスタ201に入力しても良い。又、第18図の回路を用いて乗算器にカーネル本4の値を入れることによりエッジ強調部5を構成できることも明らかである。

(平滑化処理部3)

次に第7図平滑化処理部3のブロックの詳細を第23図に示す。

画像信号S1は夫々イメージの副走査方向に連続する5ラインのデータより成り、加算器271により副走査5画素の加算が行われる。このデータは1ビット遅延する為のシフトレジスタ272に入力される。シフトレジスタ272の出力データは加算器277~280に入力される。加算器272ではシフトレジスタ272の出力とその1画素前のデータが加算される。この加算結果は274のシフトレジスタにラッチされた後に278の加算器で次の画素と加算される。以下同様にして時間T2の

理部、エッジ強調部のカーネルを 5×5 としたが、モアレ除去の目的とする級数によっては 3×3 でも良いし、 5×5 以上必要となる場合もある。又目的に応じて微分値検出部、平滑化処理部は夫々同じ大きさのカーネルを用いる必要はない。更にカーネルは正方である必要はない。

また本実施例においては1組の5ラインバッファを設け、エッジ検出と平滑化とエッジ強調を並列処理によって行うよう説明したが必ずしも並列に行う必要はない。

又、本実施例においては平滑化処理部3の出力である平滑化信号S6と加算器7の出力であるエッジ強調信号S11をガンマ変換部2の出力に従った割合で加算したが、エッジ強調信号S11のかわりに入力画像信号S1を用いても良い。この場合、文字や縦画に対して本実施例より多少劣る面があるが装置が大幅に簡略化できる上にモアレの抑制については本実施例と同じ効果が得られる利点がある。

また第7図に示すところのエッジ検出部5と

掛け算器6と加算器7によって構成されるエッジ強調部はエッジ強調部5のカーネル本4の中心部を定数S9によって可変できるよう構成した場合に掛け算器8と加算器7は不要となる。

更に本実施例において定数S9は外部から可変であるとしたが、内部で固定であっても良い。

又、本発明の実施例において、ガンマ変換を行う制御信号発生器2の特性は第8図であるように説明したが、第27図-a~cにガンマ変換器2の特性の変形例を示す。

第27図においては、制御信号S4の特性のみを示しているが、制御信号S3は

$$S3 = 1 - S4$$

であらわさせる。

第27図-aは

$$S4 = 0 \quad \text{ただし} \quad 0 < S2 < 0.5$$

$$S4 = 1.0 \quad \text{ただし} \quad 0.5 < S2 < 1.0$$

なる特性を有し、特にガンマ変換部の回路が簡単に構成できるという特徴がある。

第27図-bは

ラプラスアンとしては通常3×3の核を用いて空間フィルタ処理がなされるが、核の大きさが3×3以外に拡張して用いても本発明の本質に影響を与えるものではない。

<効果>

以上の如く本発明に依ればたたみ込みを行うカーネルが2行以上についてその要素が等しい時、等しいカーネルの要素に対応する入力データを予め加算した後にたたみ込みを行っているため、たたみ込みのための積和演算回路の数を減少させることが可能となり回路規模を大幅に縮小できる。

4. 図面の簡単な説明

第1図は本発明の実施例の基本概念を示す図、第2図は各種画像のもつ周波数特性図、第3図、第4図、第5図は各種微分フィルタの周波数特性図、第6図は平滑化フィルタの周波数特性図、第7図は本実施例の画像処理ブロック図、第8図は制御信号発生部2のガンマ変換特性図、第9図、第10図は一次微分を行う微分値検出

$$S4 = -\arctan(k \cdot S2 + k)$$

なる特性を有し、特に平滑化信号とエッジ強調信号とのつながりがスムーズになるという特徴がある。

第27図-cは

$$S4 = 0 \quad \text{ただし} \quad 0 < S2 < 0.25$$

$$S4 = 0.33 \quad \text{ただし} \quad 0.25 < S2 < 0.5$$

$$S4 = 0.67 \quad \text{ただし} \quad 0.5 < S2 < 0.75$$

$$S4 = 1.0 \quad \text{ただし} \quad 0.75 < S2 < 1.0$$

なる特性を有し、第8図に示す実施例に対し、比較的、回路が簡単になり、かつ第27図-aに示したガンマ変換部の特性を用いた場合より平滑化信号とエッジ強調信号とのつながりがスムーズになるという特徴がある。

さらに述べるなら、たとえば微分値検出部として良く知られるプレウィットのエッジ検出やソーベルのエッジ検出法などを用いても良い。またエッジ検出部としてラプラスアンを使用してもかまわない。さらに前記プレウィットのエッジ検出やソーベルのエッジ検出法あるいは

部1の動作例を示す図、第11図は平滑化処理部3の動作例を示す図、第12図はエッジ強調部5の動作例を示す図、第13図は第7図各部の信号波形図、第14図はエッジ検出部1の詳細回路図、第15図は1次微分器306、312の詳細ブロック図、第16図は1次微分器の動作を示すタイミングチャート、第17図は絶対値の回路図、第18図は1次微分器の他の例の詳細ブロック図、第19図はエッジ検出部5の詳細ブロック図、第20図はバッファ回路図、第21図はイメージエリアを示す図、第22図はエッジ検出部の動作を示す図、第23図は平滑化処理部3の詳細ブロック図、第24図は平滑化処理部の動作を示す図、第25図は他の平滑化処理のためのカーネルを示す図、第26図は第25図の平滑化を行う為のブロック図、第27図(a)、(b)、(c)は制御信号発生部2の他のガンマ変換特性を示す図、第28図は一次微分のカーネルを示す図、第29図は従来のたたみ込み回路図、第30図~第32図は

本実施例のたたみ込み回路図である。

図において、


a はエッジ検出器、b はエッジ強調器、c は平滑器、d は混合器、1 は微分値検出部、2 は制御信号発生部、3 は平滑化処理部、4 と 6 と 8 はかけ算器、5 はエッジ検出部、7 と 9 は加算器を夫々示す。

出願人 キヤノン株式会社


代理人 丸 島 儀




第1図




第2図




第3図




第4図




第5図




第6図




第7図



第8図




第9図




第10図

入力信号 S1	0.16	0.16	0.15	0.45	0.92	0.79	0.88	0.93	0.55	0.14
エッジ検出信号 S2	1.0 (1.85)	1.0 (1.60)	1.0 (1.07)	0.44	0.23	0.98				




第11図


S1	0.5	0.7	0.3	0.5	0.7	0.2	0.5	0.7	0.2	0.3
S6	0.34	0.48	0.44	0.48	0.46	0.38				




第12図




第13図




第14図




第15図




第16図




第17図




第18図




第19図




第20図




第21図




第22圖



第23図




第24 ㊦




第25 ㊦

$$\begin{bmatrix} 1 & 2 & 3 & 2 & 1 \\ 2 & 4 & 6 & 4 & 2 \\ 3 & 6 & 9 & 6 & 3 \\ 2 & 4 & 6 & 4 & 2 \\ 1 & 2 & 3 & 2 & 1 \end{bmatrix}$$

第26図




第27図




第28図

$$\begin{matrix} n-2 \\ n-1 \\ n \\ n+1 \\ n+2 \end{matrix} \begin{pmatrix} 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 \\ 0 & 0 & 0 & 0 \\ -1 & -1 & -1 & -1 \\ -1 & -1 & -1 & -1 \end{pmatrix}$$


第29図



第30図



第31図



第32図

